//第七章
//用基本门电路实现4选1数据选择器
//制作者：FPGA研究者
//时间：2022.06.08

module Basic_mux4_1(ina,inb,inc,ind,s0,s1,out);
  input ina,inb,inc,ind,s0,s1;
  output out;
  wire s0_n,s1_n,w,x,y,z;
  not a1(s0_n,s0);
  not a2(s1_n,s1);
  and a3(w,ina,s0_n,s1_n);
  and a4(x,inb,s0_n,s1);
  and a5(y,inc,s0,s1_n);
  and a6(z,ind,s0,s1);
  or a7(out,x,x,y,z,w);
  
 endmodule